Diseño y montaje de un generador de paridad.

Diseño y montaje de un generador de paridad.

Unknown   10:24:00

    En este artículo vamos a diseñar un circuito digital generador de un bit de paridad como resultado de la monitorización del estado de cuatro líneas binarias que transportan información codificada en binario natural de forma paralela.

   El circuito proporcionara un bit de paridad par,por lo que generará un 1 cuando el número de bits contenidos en la información binaria  sea impar . De otro modo, la salida tendrá el valor 0.

   Después de realizado el diseño se procederá a la construcción del prototipo den placas de inserción y a la verificación de su buen funcionamiento.

  Diseño del circuito 

   En primer lugar obtenemos la tabla de la verdad:

   Con esto hemos obtenido estas dos funciones:

   Fs= ∑(1,2,4,7,8,11,13,14)  -> para la primera forma canónica.

   Fs=∏(0,3,5,6,9,10,12,15)  -> para la segunda forma canónica.

   A continuación realizaremos las tablas de Karnaugh tanto para la primera como para la  segunda forma canónica:

  Observe que no se pueden hacer más que grupos de 1 solo elemento.

 Primera forma canónica

   Segunda forma canónica

    Si simplificamos esta ecuación llegamos al mismo resultado que con la primera forma canónica.

   Montaje del circuito

    Una vez obtenida la ecuación del circuito que queremos montar debemos de realizar el montaje del mismo.

    Para este montaje usaremos un chip CI7486, el cual contiene 4 puertas XOR. También usaremos 4 pares resistencia- diodo led, 3 para las entradas y uno para las salidas, 1 microswitch, una resistencia de 160Ω de pull-up a la salida de nuestro circuito, ya que el chip es open colector. Y también 3 resistencias de 2,2kΩ a tierra en cada salida del microswitch.

    En definitiva, nuestro circuito quedara así:

   Prueba del circuito

    Una vez obtenido el circuito podemos observar que los valores obtenidos teóricamente son los mismos que los experimentales. Para comprobar esto debemos introducido en nuestro circuito las diferentes combinaciones de entradas. 

    Para ayudarnos, usaremos un generador de funciones produciendo una función cuadrada de 1 HZ con salida TTL, que conectaremos a la entrada menos significativa en nuestro caso A. Para los demás casos iremos moviendo los interruptores del microswitch.

    Haciendo esto hemos obtenido la siguiente tabla de valores:

    Como se puede observar, los valores coinciden.

Read More

  1

Describir el funcionamiento de un circuito secuencial a partir de un autómata de Mealy

Describir el funcionamiento de un circuito secuencial a partir de un autómata de Mealy

Unknown   15:50:00

   Hola a todos, en este artículo les explicaré como realizar el análisis de un sistema secuencia a partir de un diagrama de estados tipo Mealy. El diagrama desde el cuál realizaré todos los pasos es el siguiente:

   Siendo Q1Q0, los valores del estado, y los valores de la transición serán X : Z1Z0.

   Primera tarea: Especificar la tabla de de transición de estados, de excitación de los biestables y de las salidas.

   Para realizar la tabla debemos recordar que es un autómata tipo Mealy, por tanto las salidas dependen del estado actual y de las entradas, en nuestro caso estas son las variables Q1, Q0 y X.

   Las salidas nos aparecen en la transición. Y para realizar las tablas de excitación de los biestables solo debemos recordar las tablas básicas de estos dos biestables.

   La tabla de excitación del biestable T es la siguiente;

Q	Q`	T
0	0	0
0	1	1
1	0	1
1	1	0

   Y la tabla de excitación del biestable JK es la siguiente:

Q	Q`	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

  Para encontrar los valores de J1 y K1 deberemos fijarnos en los valores de Q1 y  Q1', mientras que para los de T0 nos fijaremos en Q0 Q0'.

   Dicho esto, la tabla completa sería la siguiente:

Q1	Q0	X	Q1’	Q0’	Z1	Z0	J1	K1	T0
0	0	0	0	1	0	0	0	X	1
0	0	1	1	1	0	0	1	X	1
0	1	0	1	0	0	1	1	X	1
0	1	1	0	0	1	1	0	X	1
1	0	0	1	1	1	0	X	0	1
1	0	1	0	1	1	0	X	1	1
1	1	0	0	0	1	1	X	1	1
1	1	1	1	0	0	1	X	0	1

   Segunda tarea: Simplificar por Karnaugh JI, K1 y T0

   A continuación vamos a realizar la simplificación por el método de Karnaugh de las variables J1, K1 y T0. En este caso he decidido realizar la simplificación usando miniterminos (por unos).

   J1

 Para el caso de J1 vemos que podemos hacer dos grupos de dos posiciones del Karnaugh.

J1 = Q0X' + Q0'X

   K1

   En este caso vemos que tenemos los mismos grupos posibles que en el caso anterior.

 

K1 = Q0X' + Q0'X

   T0

   En T0, se nos queda el Karnaugh completo a 1. Esto significa que la seña T0 está conectada a Vcc  (5Voltios).

T0 = 1

   Tercera tarea: implementar la lógica de entrada J1 utilizando un multiplexor de dos entradas conectadas a las variables X y Q0.

    Un multiplexor (también llamado selector) es un circuito combinacional que tiene n entradas y una única salida. Para poder seleccionar la entrada que deja transicionar a la salida, este está dotado de unas entradas de selección que realizan este trabajo. Debido a esto, si nuestro multiplexor tiene X entradas de selección, solo podrá tener 2 elevado a X entradas de datos.

   En nuestro caso tenemos dos entradas de selección (S1S0), por tanto tendremos 4 entradas de datos (D0,D1,D2,D3).

   Cuarta tarea: implementar la lógica de entrada de K1 utilizando un multiplexor de dos entradas de selección conectadas a las variables Q1 y Q0.

   Al igual que en el caso anterior, tenemos el mismo multiplexor. Vamos a ver a que conectamos sus entradas de datos, para ello veremos la tabla de la verdad.

   D0: Para Q1Q0 = 00 vemos que K1 siempre es X, lo que significa que el valor que devuelva el multiplexor nos da igual.

   D1: Para Q1Q0 = 01 nos pasa lo mismo que en el caso anterior.

   D2: Para Q1Q0 = 10 vemos que K1 tiene el mismo valor que X.

   D3: Para Q1Q0 = 11 vemos que K1 tiene el valor contrario de X, por tanto será X'.

   Con esto nos queda el siguiente dibujo:

   Quinta tarea: Implementar las salidas Z1 y Z0 con un solo decodificador de dos entradas conectadas a las variables Q1Q0.

   Como vamos a usar un decodificador de dos entradas tendremos, 2 elevado a 2 salidas, es decir, 4.Utilizaremos un decodificador activo a nivel alto.

   Vamos a expresar las salidas Z1 y Z0 en forma de suma de productos, por tanto debemos ver que salidas del decodificador conectamos a las entradas de las puertas AND que se conectarán a las OR finales.

   Utilizaremos un método similar al caso de los multiplexores, y usaremos la tabla.

   D0: Para Q1Q0 = 00 vemos que Z1 siempre vale 1 y vemos que Z0 siempre vale 0.

   D1: Para Q1Q0 = 01 vemos que Z1 toma los mismo valores que la variable X mientras que Z0 siempre esta a 1.

   D2: Para Q1Q0 = 10 vemos que Z1 se mantiene en 1 y que Z0 se mantiene en 0.

   D3: Para Q1Q0 = 11, Z1 toma el valor contrario a X, es decir, X' y Z0 se mantiene en 1.

   Con esta información ya podemos hacer el dibujo. El cual nos queda así:

Read More

  0

Algunos ejercicios sencillos

Algunos ejercicios sencillos

Unknown   21:24:00

    Hola a todos, hoy he decidido hacer una entrada con algunos ejercicios sencillos sobre tablas de verdad y álgebra de Boole. Espero les gusten, y si tienen alguna duda o quieren que haga algún ejercicio más no duden en comentarlo.

1.         Dada la siguiente ecuación boleana:

M  =  A'B’C +  A’B C’  +  A BC’ +  A B C

            Escribe la tabla de la verdad de dicha ecuación:

A	B	C	M
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

           

           

2.         Dibuja con puertas simples NOT, AND, OR el circuito en suma de productos(SOP) que represente la ecuación anterior.

           Con solo puertas de dos entradas:

         Con puertas de varias entradas:

3.         A continuación se ve la tabla de la verdad correspondiente a una ecuación. Escribe la ecuación en forma de suma de productos.

           

x	y	z	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

                F(x,y,z) = x’y’z’ + x’yz + xy’z’ + xy’z+ xyz

4.         Escribe la tabla de la verdad que describe al circuito siguiente:

X	Y	Z	X’Y	X’Z	X + X’Y	(X+X’Y’) XOR (X’Z)	F
0	0	0	0	0	0	0	0
0	0	1	0	1	0	1	1
0	1	0	1	0	1	1	1
0	1	1	1	1	1	0	0
1	0	0	0	0	1	1	1
1	0	1	0	0	1	1	1
1	1	0	0	0	1	1	1
1	1	1	0	0	1	1	1

5.         Describe la función de un decodificador; identifica los tipos y la cantidad de puertas necesarias para implementar un decodificador 3 a 8; además exponga el diagrama lógico de un circuito decodificador.

La función básica de un decodificador es detectar la presencia de una determinada combinación de bits en sus entradas. Dicha combinación podrá ser indicada por cierto nivel de salida ( HIGH or LOW) en función del tipo de decodificador.

Un decodificador tendrá normalmente, n entradas y 2ⁿ salidas, para así poder indicar cada una de las distintas salidas de las combinaciones de los valores de entradas.

Diseño del decodificador 3 a 8 (ACTIVO A NIVEL ALTO)

X	Y	Z	D0	D1	D2	D3	D4	D5	D6	D7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

El circuito correspondiente a la table sería el siguiente:

La forma más común de representarlo:

Si queremos añadir la señal de habilitación del decodificador, tendríamos que cambiar las puertas AND de 3 entradas por puertas AND de 4 entradas y conectar a todas ellas la señal de habilitación.

Como podemos ver, el número de puertas necesarias para la implementación de un decodificador 3 a 8 es de 3 inversores y 8 puertas AND.

6

Part I

Cree una función boleana con 3 variables que contenga entre 1 y 4 términos.

F(A,B,C) = (ABC + B’C)C

Part II       

Exponga la tabla de la verdad que represente dicha ecuación:

A	B	C	ABC	B’C	ABC+B’C	Output
0	0	0	0	0	0	0
0	0	1	0	1	1	1
0	1	0	0	0	0	0
0	1	1	0	0	0	0
1	0	0	0	0	0	0
1	0	1	0	1	1	1
1	1	0	0	0	0	0
1	1	1	1	0	1	1

Read More

  0