Mostrando entradas con la etiqueta AND. Mostrar todas las entradas
Mostrando entradas con la etiqueta AND. Mostrar todas las entradas

viernes, 30 de septiembre de 2016

Unknown

Diseño y montaje de un generador de paridad.

    En este artículo vamos a diseñar un circuito digital generador de un bit de paridad como resultado de la monitorización del estado de cuatro líneas binarias que transportan información codificada en binario natural de forma paralela.

   El circuito proporcionara un bit de paridad par,por lo que generará un 1 cuando el número de bits contenidos en la información binaria  sea impar . De otro modo, la salida tendrá el valor 0.

   Después de realizado el diseño se procederá a la construcción del prototipo den placas de inserción y a la verificación de su buen funcionamiento.

  Diseño del circuito 


   En primer lugar obtenemos la tabla de la verdad:



   Con esto hemos obtenido estas dos funciones:

   Fs= ∑(1,2,4,7,8,11,13,14)  -> para la primera forma canónica.

   Fs=∏(0,3,5,6,9,10,12,15)  -> para la segunda forma canónica.

   A continuación realizaremos las tablas de Karnaugh tanto para la primera como para la  segunda forma canónica:

  Observe que no se pueden hacer más que grupos de 1 solo elemento.

 Primera forma canónica




   Segunda forma canónica




    Si simplificamos esta ecuación llegamos al mismo resultado que con la primera forma canónica.


   Montaje del circuito


    Una vez obtenida la ecuación del circuito que queremos montar debemos de realizar el montaje del mismo.

    Para este montaje usaremos un chip CI7486, el cual contiene 4 puertas XOR. También usaremos 4 pares resistencia- diodo led, 3 para las entradas y uno para las salidas, 1 microswitch, una resistencia de 160Ω de pull-up a la salida de nuestro circuito, ya que el chip es open colector. Y también 3 resistencias de 2,2kΩ a tierra en cada salida del microswitch.

    En definitiva, nuestro circuito quedara así:




   Prueba del circuito

    Una vez obtenido el circuito podemos observar que los valores obtenidos teóricamente son los mismos que los experimentales. Para comprobar esto debemos introducido en nuestro circuito las diferentes combinaciones de entradas. 

    Para ayudarnos, usaremos un generador de funciones produciendo una función cuadrada de 1 HZ con salida TTL, que conectaremos a la entrada menos significativa en nuestro caso A. Para los demás casos iremos moviendo los interruptores del microswitch.

    Haciendo esto hemos obtenido la siguiente tabla de valores:


    Como se puede observar, los valores coinciden.


Read More

domingo, 18 de septiembre de 2016

Unknown

Algunos ejercicios sencillos

    Hola a todos, hoy he decidido hacer una entrada con algunos ejercicios sencillos sobre tablas de verdad y álgebra de Boole. Espero les gusten, y si tienen alguna duda o quieren que haga algún ejercicio más no duden en comentarlo.


1.         Dada la siguiente ecuación boleana:
M  =  A'B’C +  A’B C’  +  A BC’ +  A B C

            Escribe la tabla de la verdad de dicha ecuación:

A
B
C
M
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
1
1
1
1
1

           
           
2.         Dibuja con puertas simples NOT, AND, OR el circuito en suma de productos(SOP) que represente la ecuación anterior.

           Con solo puertas de dos entradas:

         Con puertas de varias entradas:





3.         A continuación se ve la tabla de la verdad correspondiente a una ecuación. Escribe la ecuación en forma de suma de productos.

           
x
y
z
F
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
1

                F(x,y,z) = x’y’z’ + x’yz + xy’z’ + xy’z+ xyz


4.         Escribe la tabla de la verdad que describe al circuito siguiente:





X
Y
Z
X’Y
X’Z
X + X’Y
(X+X’Y’) XOR (X’Z)
F
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
1
0
1
0
1
0
1
1
1
0
1
1
1
1
1
0
0
1
0
0
0
0
1
1
1
1
0
1
0
0
1
1
1
1
1
0
0
0
1
1
1
1
1
1
0
0
1
1
1



5.         Describe la función de un decodificador; identifica los tipos y la cantidad de puertas necesarias para implementar un decodificador 3 a 8; además exponga el diagrama lógico de un circuito decodificador.

La función básica de un decodificador es detectar la presencia de una determinada combinación de bits en sus entradas. Dicha combinación podrá ser indicada por cierto nivel de salida ( HIGH or LOW) en función del tipo de decodificador.

Un decodificador tendrá normalmente, n entradas y 2n salidas, para así poder indicar cada una de las distintas salidas de las combinaciones de los valores de entradas.



Diseño del decodificador 3 a 8 (ACTIVO A NIVEL ALTO)

X
Y
Z
D0
D1
D2
D3
D4
D5
D6
D7
0
0
0
1
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
0
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
1


El circuito correspondiente a la table sería el siguiente:



La forma más común de representarlo:



Si queremos añadir la señal de habilitación del decodificador, tendríamos que cambiar las puertas AND de 3 entradas por puertas AND de 4 entradas y conectar a todas ellas la señal de habilitación.

Como podemos ver, el número de puertas necesarias para la implementación de un decodificador 3 a 8 es de 3 inversores y 8 puertas AND.





6


Part I
Cree una función boleana con 3 variables que contenga entre 1 y 4 términos.

F(A,B,C) = (ABC + B’C)C





Part II       
Exponga la tabla de la verdad que represente dicha ecuación:

A
B
C
ABC
B’C
ABC+B’C
Output
0
0
0
0
0
0
 0
 0
0
1
0
1
1
 1
0
1
0
0
0
0
 0
0
1
1
0
0
0
 0
1
0
0
0
0
0
 0
1
0
1
0
1
1
 1
1
1
0
0
0
0
 0
1
1
1
1
0
1
 1


Read More